特許

J-GLOBAL ID：200903074962020525

半導体チップおよび半導体製造用レチクル

発明者： 高木 裕治 ,  松山 幸雄 ,  広井 高志 ,  田中 麻紀 ,  久邇 朝宏 ,  杉本 有俊 ,  東 淳三
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-002668
公開番号（公開出願番号）：特開平10-199790
出願日： 1997年01月10日
公開日（公表日）： 1998年07月31日
要約：

【要約】【課題】電子線を用いて半導体ウェーハを検査する場合、得られる電子線画像は検査対象の半導体ウェーハの表面の状態のみであり、下層を利用した複雑なテクスチャを用いたパターンマッチングによる高精度な位置合わせが期待できない。このため参照画像と検出画像を位置合わせするためのマーク等を特別に設け、参照画像と検出画像の位置合わせを高精度に行わなければならない。【解決手段】半導体ウェーハ上に形成されるチップの周辺領域を利用して、この領域に検査時において最上層の部分に、参照画像と検出画像との位置合せが可能となる位置合わせ用のパターンを設け、またそのパターンの間隔を、前記ウェーハを一定幅で電子的あるいは光学的に走査しながら、走査方向と垂直方向に半導体ウェーハを移動させ半導体ウェーハの外観状態を検査する装置の、前記走査幅と同一かそれより狭い間隔で配置し、参照画像と検出画像における前記パターンを位置合わせする方法とした。また、前記パターンを形成するためには半導体製造用レチクルにも、前記位置合わせ用のパターンが形成されていなければならない。

請求項（抜粋）：

半導体ウェーハ上に形成される各チップの周辺領域に300マイクロメートルより狭い間隔で同一のパターンが形成されていることを特徴とする半導体チップ。

IPC (4件)：

H01L 21/027 ,  G03F 1/08 ,  G03F 9/00 ,  H01L 21/66

FI (6件)：

H01L 21/30 523 ,  G03F 1/08 N ,  G03F 9/00 H ,  H01L 21/66 J ,  H01L 21/30 502 V ,  H01L 21/30 522 Z