特許

J-GLOBAL ID：200903074980413305

不揮発性半導体記憶装置およびその製造方法

発明者： 吉野 明
出願人/特許権者： NECエレクトロニクス株式会社
代理人 (1件)： 机 昌彦 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-123857
公開番号（公開出願番号）：特開2003-318290
出願日： 2002年04月25日
公開日（公表日）： 2003年11月07日
要約：

【要約】【課題】フラッシュメモリの動作電圧の低電圧化および動作の高速化を容易にすると共に、情報電荷の保持特性を向上させる。【解決手段】シリコン基板1の主面に第1拡散層2および第2拡散層3が形成され、第1拡散層2あるいは第2拡散層3の近傍のシリコン基板1主面に、第1絶縁膜4,4a、第2絶縁膜5,5a、第3絶縁膜6,6aが積層し部分的に形成され、上記第2絶縁膜5,5aの側壁部に第4絶縁膜7,7aが形成される。そして、チャネルの大部分の領域にはゲート絶縁膜8が形成されゲート絶縁膜8および上記積層絶縁膜を被覆するようにゲート電極9が形成される。

請求項（抜粋）：

半導体基板表面に第1の拡散層と第2の拡散層とがゲート電極を挟んで形成されその間がチャネル領域とされ、前記チャネル領域であって前記第1の拡散層あるいは第2の拡散層に隣接する領域に第1の絶縁層、第2の絶縁層、第3の絶縁層の順に積層した積層絶縁膜が形成され、前記チャネル領域であって前記積層絶縁膜の形成されていない領域に第4の絶縁層が形成され、前記第2の絶縁層の側壁に第5の絶縁層が形成され、前記積層絶縁膜および第4の絶縁層が前記ゲート電極で被覆されていることを特徴とする不揮発性半導体記憶装置。

IPC (4件)：

H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

Fターム (37件)：

5F083EP17 ,  5F083EP18 ,  5F083EP24 ,  5F083EP28 ,  5F083EP49 ,  5F083EP63 ,  5F083EP68 ,  5F083ER02 ,  5F083ER09 ,  5F083ER11 ,  5F083ER22 ,  5F083ER30 ,  5F083GA01 ,  5F083GA05 ,  5F083JA05 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083JA60 ,  5F083KA08 ,  5F083PR06 ,  5F083PR09 ,  5F083PR12 ,  5F083PR40 ,  5F083ZA21 ,  5F101BA45 ,  5F101BA54 ,  5F101BB03 ,  5F101BB08 ,  5F101BC11 ,  5F101BD07 ,  5F101BD10 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF05 ,  5F101BH03

引用特許：

審査官引用 (1件)

• 不揮発性半導体記憶装置およびその動作方法
  公報種別：公開公報   出願番号：特願2000-269892   出願人：ソニー株式会社