特許
J-GLOBAL ID：200903074981922149
スイッチング電源回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
五十嵐 清
公報種別：公開公報
出願番号（国際出願番号）：特願平5-208982
公開番号（公開出願番号）：特開平7-046836
出願日： 1993年07月29日
公開日（公表日）： 1995年02月14日
要約：
【要約】【目的】 MOS FETをスイッチ素子としたスイッチング電源回路において、MOS FETのゲート駆動電圧を小さくしてMOS FETのドライブ損失を低減し、かつ、ゲートを保護する。【構成】 駆動電源VdとグランドGND間にトーテムポール回路1を接続する。このトーテムポール回路1のコレクタ接続部Aをゲート入力コンデンサC1を介してMOS FETQ1のゲート側に接続する。ゲート入力コンデンサC1とMOS FETQ1のゲート側が直列に接続しているので、MOS FETQ1の見かけ上の入力容量は小さくなり、MOS FETQ1のドライブ損失は小さくされ、さらに、MOS FETQ1のゲート駆動電圧は駆動電圧Vdよりも小さくなり、MOS FETQ1のゲートは保護される。
請求項（抜粋）：
1個以上のMOS FETをスイッチ素子としたスイッチング電源回路において、少くとも1個のMOS FETのゲート側には該MOSFETのスイッチ駆動を行うドライブ信号発生回路が設けられ、このドライブ信号発生回路と該MOS FETのゲート間には、該MOS FETの見かけ上の入力容量を小さくしてゲート駆動電圧を低くするためのゲート入力コンデンサが介設されていることを特徴とするスイッチング電源回路。
IPC (5件)：
H02M 3/28
, G05F 1/56 310
, H02M 1/08
, H02M 7/537
, H03K 17/08
