特許
J-GLOBAL ID：200903074984447751
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平11-188415
公開番号（公開出願番号）：特開2001-015672
出願日： 1999年07月02日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】 従来のIGBTモジュールでは、スイッチング時の発振防止のために、個々のIGBTチップ間にそれぞれ抵抗を設けていたが、大容量化のためにIGBTチップの個数が多くなるにつれて、チップを複数個搭載したセラミック基板の枚数も増加することになり、チップ自体に抵抗が介されていても、この基板同士が大きなチップ同士を接続した状態と同じになり基板間で発振が生じる場合があった。この発振により、モジュールの誤動作、破壊が生じる問題があった。【解決手段】 本発明では、セラミック基板上にPCB基板を設け、さらにこの基板上でゲート抵抗の配線を行うことで、従来小型化のためにセラミック基板では設けることが困難であったゲート抵抗領域および配線領域を稼ぐことができ、ゲート抵抗の複数段接続が可能となる。第1のユニットの上位段に発振防止用のゲート抵抗をさらに噛ませることで、第2、或いは第3のユニット間での発振を防止できる。
請求項（抜粋）：
セラミック基板上に設けられた複数の半導体チップと、前記複数の半導体チップのゲート電極にそれぞれ接続される第1の抵抗と、前記第1の抵抗を介して少なくとも前記半導体チップ2組が接続され、1本の第1ゲート端子を有した前記半導体チップ群を第1のユニットとし、前記複数の半導体チップを前記複数の第1のユニットに振り分け、前記第1ゲート端子に第2の抵抗を介して少なくとも前記第1のユニット2組が接続され、1本の第2ゲート端子を有した前記半導体チップ群を第2のユニットとすることを特徴とする半導体モジュール。
IPC (2件)：
FI (2件)：
H01L 25/00 B
, H01L 29/78 652 Q
