特許

J-GLOBAL ID：200903074996179850

半導体装置およびその製造方法

発明者： 豊田 吉彦 ,  深田 哲生 ,  森 剛 ,  北沢 良幸
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-124816
公開番号（公開出願番号）：特開平11-317451
出願日： 1998年05月07日
公開日（公表日）： 1999年11月16日
要約：

【要約】【課題】 配線間の容量の増大を防止し、動作速度の低下を防止することが可能な半導体装置およびその製造方法を提供する。【解決手段】 導電領域2a、2bと第1の絶縁膜1と被覆膜3と第2の絶縁膜6a〜6cと配線層8a、8bとを備える半導体装置において、第1の絶縁膜1は導電領域2a、2b上に形成されている。被覆膜3は第1の絶縁膜1の表面を露出させる貫通孔を有し、第1の絶縁膜1上に形成されている。第2の絶縁膜6a〜cは、貫通孔上に形成され、第1の絶縁膜1の表面を露出させる溝7a、7bを有する。溝7a、7bの内部に配線層8a、8bが形成されている。

請求項（抜粋）：

導電領域と、前記導電領域上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成され、第1の領域と第2の領域とを有する被覆膜と、前記被覆膜上に形成され、前記第1の領域上に溝を有する第2の絶縁膜と、前記溝の内部に形成された配線層とを備え、前記第1の領域における前記被覆膜の膜厚は、前記第2の領域における前記被覆膜の膜厚より薄い、半導体装置。

IPC (3件)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/3205

FI (3件)：

H01L 21/90 V ,  H01L 21/28 301 R ,  H01L 21/88 M