特許

J-GLOBAL ID：200903075030399345

強誘電体メモリ及びその製造方法

発明者： 西 義雄
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 渡邊 隆 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-084543
公開番号（公開出願番号）：特開2002-359359
出願日： 2002年03月25日
公開日（公表日）： 2002年12月13日
要約：

【要約】【課題】 強誘電体キャパシタを覆う層間絶縁膜は、その膜応力によりキャパシタの電気特性に影響を与え、デバイス特性を劣化させてしまう。同時に、デバイス製作時にキャパシタが水素雰囲気に晒されないように工夫する必要がある。また、今後のデバイスの高集積化に向けて、金属配線の信頼性確保のために、層間絶縁膜の平坦化を図る必要がある。【解決手段】 シリコン基板1上に下部電極2と酸化物強誘電体薄膜からなる容量絶縁膜3と上部電極4からなる強誘電体キャパシタを形成する。さらに、強誘電体キャパシタを覆う第1の層間絶縁膜5を成膜し、続いて平坦化処理を施す。その上に第二の層間絶縁膜6として第一の層間絶縁膜とは逆の膜応力を有する絶縁膜を成膜する。

請求項（抜粋）：

下部電極と、上記下部電極上に形成された強誘電体からなる容量絶縁膜と、上記容量絶縁膜上に形成された上部電極からなる強誘電体キャパシタを備えた強誘電体メモリであって、上記強誘電体キャパシタが、引張りあるいは圧縮応力を有する第一の層間絶縁膜と第一の層間絶縁膜とは逆の応力を有する第二の層間絶縁膜とで覆われていることを特徴とする強誘電体メモリ。

IPC (2件)：

H01L 27/105 ,  H01L 21/316

FI (2件)：

H01L 21/316 M ,  H01L 27/10 444 C

Fターム (24件)：

5F058BA04 ,  5F058BD02 ,  5F058BD04 ,  5F058BD06 ,  5F058BF02 ,  5F058BF07 ,  5F058BF23 ,  5F058BF25 ,  5F058BF29 ,  5F058BF32 ,  5F058BF33 ,  5F058BH03 ,  5F058BJ02 ,  5F083FR01 ,  5F083GA25 ,  5F083GA27 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA56 ,  5F083JA58 ,  5F083NA08 ,  5F083PR23 ,  5F083PR40