特許
J-GLOBAL ID：200903075040578329
II-VI族半導体素子の製法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平5-239984
公開番号（公開出願番号）：特開平7-099211
出願日： 1993年09月27日
公開日（公表日）： 1995年04月11日
要約：
【要約】【目的】 電極コンタクト層としてZnTe層を用いた場合において、充分に電極のオーミックコンタクトの低減化をはかる。【構成】 基板1上にII-VI族半導体層とこれの上にZnTeによる電極コンタクト層をエピタキシャル成長するII-VI族半導体素子の製法において、電極コンタクト層のエピタキシャル成長工程においてその少なくとも表面層のエピタキシャル成長時における不純物導入を行う不純物供給源11の位置を、それ以前のエピタキシャル成長時における不純物供給源11の位置より基板1側に移動してエピタキシャル成長を行う。
請求項（抜粋）：
基板上にII-VI族半導体層とこれの上にZnTeによる電極コンタクト層をエピタキシャル成長するII-VI族半導体素子の製法において、上記電極コンタクト層のエピタキシャル成長工程においてその少なくとも表面層のエピタキシャル成長時における不純物導入を行う不純物供給源の位置を、それ以前のエピタキシャル成長時における不純物供給源の位置より上記基板側に移動してエピタキシャル成長を行うことを特徴とするII-VI族半導体素子の製法。
IPC (4件)：
H01L 21/363
, H01L 21/203
, H01L 33/00
, H01S 3/18
