特許

J-GLOBAL ID：200903075044761730

半導体装置およびその製造方法

発明者： 井染 敏之
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願2000-310283
公開番号（公開出願番号）：特開2002-118253
出願日： 2000年10月11日
公開日（公表日）： 2002年04月19日
要約：

【要約】【課題】 コーナートランジスタに起因した逆狭チャネル効果の影響を抑制し、半導体装置の製造歩留まりを向上させ、生産性の向上を図る。【解決手段】 Si基板1の上部に、トランジスタの形成領域を規定する活性領域6を形成し、活性領域6を複数の活性領域6a〜6fに分割するように、Si基板1の部分にトレンチ2を形成する。トレンチ2に埋め込むようにして、HDP-CVD法により埋め込み絶縁膜を形成した後、トレンチ2の内部以外の部分の埋め込み絶縁膜を除去してトレンチ素子分離領域3を形成する。トレンチ素子分離領域3により規定される分割されたそれぞれの活性領域6a〜6fにまたがるようにゲート配線5を形成し、これらの分割された活性領域6a〜6fにより規定される複数のトランジスタを並列に接続して、活性領域6により規定されるトランジスタを形成する。

請求項（抜粋）：

活性領域により規定されるトランジスタを有する半導体装置において、上記活性領域により規定されるトランジスタが、溝素子分離領域により複数のトランジスタに分離されて構成され、上記分離された複数のトランジスタを並列に接続することにより、上記活性領域によって規定されるトランジスタを構成するようにしたことを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 ,  H01L 21/316 ,  H01L 21/76 ,  H01L 27/08 331

FI (4件)：

H01L 21/316 X ,  H01L 27/08 331 A ,  H01L 29/78 301 R ,  H01L 21/76 V

Fターム (48件)：

5F032AA36 ,  5F032AA40 ,  5F032AA44 ,  5F032AA77 ,  5F032BA05 ,  5F032BB06 ,  5F032BB08 ,  5F032CA17 ,  5F032DA03 ,  5F032DA04 ,  5F032DA24 ,  5F032DA25 ,  5F032DA78 ,  5F032DA80 ,  5F040DA00 ,  5F040DA06 ,  5F040EC01 ,  5F040EC04 ,  5F040EC07 ,  5F040EC10 ,  5F040EC13 ,  5F040EF02 ,  5F040EF06 ,  5F040EF07 ,  5F040EK05 ,  5F048AA04 ,  5F048AA07 ,  5F048AA09 ,  5F048AC01 ,  5F048BB01 ,  5F048BB05 ,  5F048BB08 ,  5F048BC02 ,  5F048BC06 ,  5F048BG14 ,  5F048BG16 ,  5F048DA25 ,  5F058BA20 ,  5F058BD01 ,  5F058BD04 ,  5F058BD10 ,  5F058BF04 ,  5F058BF09 ,  5F058BF52 ,  5F058BH11 ,  5F058BH12 ,  5F058BH20 ,  5F058BJ06