特許
J-GLOBAL ID:200903075051922676
回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
小池 晃 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-024688
公開番号(公開出願番号):特開2002-164467
出願日: 2001年01月31日
公開日(公表日): 2002年06月07日
要約:
【要約】【課題】 高精度、高機能で薄型化され、パッケージの小型化、低価格を図るようにする。【解決手段】 母基板1の平坦化された主面上に剥離層6を形成する剥離層形成工程と、剥離層6上に絶縁層7、9、16を形成する絶縁層形成工程と、絶縁層7に配線層8、11、14を形成する配線層形成工程と、剥離層を介して各絶縁層及び配線層からなる回路ブロック体2を剥離する回路ブロック体剥離工程とを有してなる。回路ブロック体2は、配線層内に成膜素子12、13、17が内蔵されベース基板3に実装されて配線装置を構成する。回路ブロック体2は、表面に半導体チップ62が実装されるとともにベース基板64に実装されて半導体装置を構成する。
請求項(抜粋):
絶縁層と、この絶縁層にパターニング形成された配線部と、この配線部に形成された多数個の外部接続ランドとからなる薄厚のシート状に形成されてなり、母基板の平坦化された主面に形成された剥離層上に形成されるとともに、この剥離層を介して上記母基板から剥離されて形成されることを特徴とする回路ブロック体。
IPC (3件):
H01L 23/12 501
, H01L 23/12 301
, H05K 3/46
FI (5件):
H01L 23/12 501 B
, H01L 23/12 301 L
, H05K 3/46 Q
, H05K 3/46 N
, H05K 3/46 T
Fターム (31件):
5E346AA02
, 5E346AA12
, 5E346AA13
, 5E346AA14
, 5E346AA15
, 5E346AA16
, 5E346AA22
, 5E346AA43
, 5E346BB02
, 5E346BB07
, 5E346BB16
, 5E346CC08
, 5E346CC21
, 5E346CC25
, 5E346CC32
, 5E346DD25
, 5E346DD33
, 5E346EE34
, 5E346FF01
, 5E346FF04
, 5E346FF07
, 5E346FF12
, 5E346FF13
, 5E346FF27
, 5E346FF35
, 5E346FF37
, 5E346GG15
, 5E346GG17
, 5E346GG22
, 5E346GG23
, 5E346GG25
引用特許:
前のページに戻る