特許
J-GLOBAL ID：200903075102641103
バッファ装置
発明者：
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-057702
公開番号（公開出願番号）：特開平5-257878
出願日： 1992年03月16日
公開日（公表日）： 1993年10月08日
要約：
【要約】【目的】 記憶手段がフル状態になるまで命令キャッシュ側及びデータキャッシュ側の外部装置へのアクセスの要求とそのアドレスを記憶することができ、BCUに内蔵される記憶手段全てを有効に利用する。【構成】 バッファ装置は、外部から入力されるデータ41と2段目の記憶手段に記憶されているデータを入力とし、その出力を出力データとして外部に出力する第2の記憶手段から成る1段目の記憶手段1(1)と、外部から入力されるデータと(i-1)段目[2≦i≦(N-1)]の記憶手段に記憶されているデータと(i+1)段目の記憶手段に記憶されているデータを入力とする第1の記憶手段から成るi段目の記憶手段1(2)〜1(n-1)と、外部から入力されるデータと(N-1)段目の記憶手段に記憶されているデータを入力とする第2の記憶手段から成るN段目の記憶手段1(n)をN段(N≧2)接続した記憶手段群1と、外部から入力される制御信号31により記憶手段群1を制御する内部制御信号5を生成する制御装置2とを備えた構成を採用する。
請求項（抜粋）：
記憶手段をN段(N≧2)直列に接続した記憶手段群と、外部から入力される制御信号により前記記憶手段群を制御する内部制御信号と前記記憶手段群の内部状態を示す外部制御信号を生成する制御手段とを備え、前記記憶手段群に入力されたデータを任意のルールに従い出力させることを特徴とするバッファ装置。
IPC (2件)：
G06F 13/38 310
, G06F 5/06 335
