特許

J-GLOBAL ID：200903075118899437

キャッシュメモリシステム

発明者： 伴野 聡 ,  山口 伸也
出願人/特許権者： 日本電気株式会社 ,  新潟日本電気株式会社
代理人 (1件)： 境 廣巳
公報種別：公開公報
出願番号（国際出願番号）：特願平4-316132
公開番号（公開出願番号）：特開平6-149677
出願日： 1992年10月31日
公開日（公表日）： 1994年05月31日
要約：

【要約】【目的】 キャッシュメモリシステムに於いて、CPUのみならず、システムバス上のバスマスタもキャッシュメモリをアクセスできるようにする。【構成】 デュアルポートキャッシュメモリ2はCPU1及びシステムバス11上のバスマスタであるCPU15の両方からアクセス可能になっている。キャッシュコントローラ3はCPU1,15がアクセスデータがデュアルポートキャッシュメモリ2上に存在する場合はCPU1,15にデュアルポートキャッシュメモリ2をアクセスさせ、存在しない場合はメインメモリ16をアクセスさせる。【効果】 システムバス上のバスマスタも高速なキャッシュメモリを使用することができるので、システムの処理速度を高速化することができる。

請求項（抜粋）：

CPUと、メインメモリ及びバスマスタが接続されたシステムバスと、前記CPU及び前記バスマスタの両方からアクセス可能なデュアルポートキャッシュメモリと、前記CPUがアクセスするデータが前記デュアルポートキャッシュメモリに存在する場合は前記CPUに前記デュアルポートキャッシュメモリをアクセスさせ、存在しない場合は前記CPUに前記メインメモリをアクセスさせ、前記システムバス上のバスマスタがアクセスするデータが前記デュアルポートキャッシュメモリ上に存在する場合は前記バスマスタに前記デュアルポートキャッシュメモリをアクセスさせ、存在しない場合は前記バスマスタに前記メインメモリをアクセスさせるキャッシュコントローラとを備えたことを特徴とするキャッシュメモリシステム。

引用特許：

審査官引用 (3件)

• 特開平2-108139
  
• 特開平1-145746
  
• 特開平2-047756