特許

J-GLOBAL ID：200903075119964127

半導体基板およびこれを用いた半導体装置の製造方法

発明者： 堀川 貢弘
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 志賀 正武
公報種別：公開公報
出願番号（国際出願番号）：特願平8-029652
公開番号（公開出願番号）：特開平9-223698
出願日： 1996年02月16日
公開日（公表日）： 1997年08月26日
要約：

【要約】【課題】 製造プロセス中に一度ゲッターされた汚染不純物のゲッター層からの再放出を防ぐことのできる半導体基板および半導体装置の製造方法を提供する。【解決手段】 p型シリコン基板1の裏面に、ボロンをドープしたポリシリコン層2、3、4とシリコン酸化膜5を交互に積層するとともに、第3のポリシリコン層4にいく程ボロン濃度を高くした半導体基板を作成する。そして、この半導体基板にゲッタリング熱処理を施すことにより、第3のポリシリコン層4にいく程、汚染不純物を多くゲッタリングさせ、その後、ゲッタリングされた汚染不純物が再放出される可能性のある熱処理工程の前に第3のポリシリコン層4を除去する。

請求項（抜粋）：

基板自身の裏面側から最裏面側に向けて、第1番目のポリシリコン層/シリコン酸化膜/第2番目のポリシリコン層/.../第(n-1)番目のポリシリコン層/シリコン酸化膜/第n番目のポリシリコン層というように、汚染不純物をゲッタリングするポリシリコン層とシリコン酸化膜が交互に積層された構造を有する半導体基板において、各ポリシリコン層中にボロンが導入され、第(n-1)番目のポリシリコン層中のボロン濃度CB(n-1)と第n番目のポリシリコン層中のボロン濃度CB(n)の関係が、CB(n-1)≦CB(n)となっていることを特徴とする半導体基板。

FI (2件)：

H01L 21/322 P ,  H01L 21/322 Q