特許

J-GLOBAL ID：200903075120475709

不揮発性半導体記憶装置

発明者： 大石 司
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2003-301491
公開番号（公開出願番号）：特開2005-071500
出願日： 2003年08月26日
公開日（公表日）： 2005年03月17日
要約：

【課題】 メモリセルの微細化およびスイッチングトランジスタの電流駆動能力確保を両立可能な相変化メモリセルを備えた不揮発性半導体記憶装置を提供する。【解決手段】 相変化メモリセルは、カルコゲナイド層100およびヒータ層105を含むメモリセルコンタクト部95と、スイッチングトランジスタ16,18とを含む。メモリセルコンタクト部95は、スイッチングトランジスタ16,18のドレイン領域120と、ビット線BLとの間を電気的に接続する。スイッチングトランジスタ16,18は、メモリセルコンタクト部95の両側に沿って並列に形成され、データ書込時には両方がオンしてデータ書込電流を通過させる。スイッチングトランジスタ全体でのゲート幅をメモリセル寸法の2倍確保することができるので、メモリセルが微細化されても電流駆動能力を確保できる。【選択図】 図4

請求項（抜粋）：

複数の抵抗変化型メモリセルと、 前記複数の抵抗変化型メモリセルへデータ書込電流を供給するライトドライバと、 前記ライトドライバと前記複数の抵抗変化型メモリセルとの間を電気的に接続するために、所定方向に延在して配置されたビット線とを備え、 前記複数の抵抗変化型メモリセルの各々は、 前記データ書込電流の供給によって、抵抗がそれぞれ異なる2つの状態の間を遷移可能な抵抗変化素子と、 前記抵抗変化素子と直列に接続されて、前記複数の抵抗変化型メモリセル間で選択的にオンされるスイッチ素子とを含み、 前記スイッチ素子は、半導体基板上に形成された活性領域を用いて作製された第1および第2の電界効果トランジスタを有し、 前記第1および第2の電界効果トランジスタは、前記ビット線と前記活性領域との間を前記抵抗変化素子を介して接続するメモリセルコンタクト部の両側にそれぞれ配置され、 データ書込時において、前記第1および第2の電界効果トランジスタのオンおよびオフは共通に制御される、不揮発性半導体記憶装置。

IPC (3件)：

G11C13/02 ,  H01L27/10 ,  H01L45/00

FI (3件)：

G11C13/02 ,  H01L27/10 451 ,  H01L45/00 A

Fターム (10件)：

5F083FZ10 ,  5F083JA35 ,  5F083JA39 ,  5F083KA01 ,  5F083KA05 ,  5F083LA12 ,  5F083LA16 ,  5F083NA01 ,  5F083PR40 ,  5F083ZA28

引用特許：

出願人引用 (1件)

• 米国特許第6,339,544B1号明細書