特許

J-GLOBAL ID：200903075126691063

ボルテージレギュレータ用オーバーシュート制御回路

発明者： 木村 勝則
出願人/特許権者： セイコーインスツル株式会社
代理人 (1件)： 松下 義治
公報種別：公開公報
出願番号（国際出願番号）：特願2004-143585
公開番号（公開出願番号）：特開2005-327027
出願日： 2004年05月13日
公開日（公表日）： 2005年11月24日
要約：

【課題】 ボルテージレギュレータに内蔵している基準電圧の回路において、電源投入時には、基準電圧の出力が急激に立ち上がるため、ボルテージレギュレータの出力に、過度のオーバーシュート量が現れるという課題があった。【解決手段】 ボルテージレギュレータ内蔵の基準電圧において、その出力にCR時定数によるソフトスタート時間を設けることにより、基準電圧出力を緩やかに立ち上げさせ、ボルテージレギュレータ出力のオーバーシュート量を減少させるようにした。【選択図】 図1

請求項（抜粋）：

基準電圧と帰還抵抗の電圧分割された出力電圧を比較した誤差増幅器により、一定の出力電圧を保持するのに必要なゲート電圧を出力トランジスタに供給するボルテージレギュレータにおいて、前記基準電圧の出力にCR回路を設けたことを特徴とするボルテージレギュレータ用オーバーシュート制御回路。

IPC (3件)：

G05F1/56 ,  H03F1/00 ,  H03F3/45

FI (4件)：

G05F1/56 310J ,  G05F1/56 310E ,  H03F1/00 C ,  H03F3/45 B

Fターム (25件)：

5H430BB01 ,  5H430BB09 ,  5H430BB11 ,  5H430EE04 ,  5H430FF04 ,  5H430FF13 ,  5H430GG01 ,  5H430HH03 ,  5H430KK02 ,  5J500AA01 ,  5J500AA12 ,  5J500AC00 ,  5J500AF00 ,  5J500AH09 ,  5J500AH25 ,  5J500AH29 ,  5J500AK00 ,  5J500AK02 ,  5J500AK11 ,  5J500AK47 ,  5J500AM11 ,  5J500AM21 ,  5J500AT01 ,  5J500DP01 ,  5J500RF10

引用特許：

出願人引用 (1件)

• ボルテージレギュレータ
  公報種別：公開公報   出願番号：特願2001-060175   出願人：株式会社リコー