特許

J-GLOBAL ID：200903075143330597

マイクロプログラム取り出し制御方式

発明者： 佐藤 裕一
出願人/特許権者： 茨城日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-324584
公開番号（公開出願番号）：特開平8-179943
出願日： 1994年12月27日
公開日（公表日）： 1996年07月12日
要約：

【要約】【目的】マイクロプログラムで動作するプロセッサに対して、性能低下を招かずハードウェア量を削減できるマイクロプログラム取り出し制御方式を提供する。【構成】プロセッサ20は、主記憶1の規定範囲内の使用頻度の大きいマイクロプログラムを複写格納するマイクロプログラム記憶手段5と、複数転送ブロック長のマイクロプログラムを格納するマイクロプログラムバッファ7と、規定範囲内のときマイクロプログラム記憶手段5から範囲外のとき主記憶1からマイクロプログラムを取り出してマイクロプログラム実行部8での実行を制御するマイクロプログラム取り出し手段2と、初期化手段3とを備える。起動時に初期化手段3がマイクロプログラム記憶手段5をパリティエラー状態とするため、マイクロプログラムが未登録の間はパリティチェック回路9でエラーが検出され、主記憶1からの読み込みが実行されマイクロプログラム記憶手段5に登録される。

請求項（抜粋）：

主記憶と、マイクロプログラムによって動作が制御されるプロセッサとを有する情報処理装置のマイクロプログラム取り出し制御方式において、前記主記憶上に設けられマイクロプログラムの全体が実装される制御記憶領域と、前記プロセッサ専用に設けられ前記制御記憶領域のあらかじめ定めた規定範囲のマイクロプログラムを決められた対応関係で複写格納するマイクロプログラム記憶手段と、前記マイクロプログラム記憶手段に対応するマイクロプログラムが格納されているか否かをブロック単位で示す情報ビットを記憶する有効性表示ビット記憶手段と、マイクロプログラムをマイクロ命令単位で実行するマイクロプログラム実行部に引き渡すマイクロプログラムを少なくとも1ブロック単位分は格納できるマイクロプログラムバッファと、指示されたマイクロプログラムのアドレスが前記規定範囲内であるか否かを判定し、範囲内の場合は前記有効性表示ビット記憶手段を参照して前記マイクロプログラム記憶手段から読み出すか又は前記制御記憶領域からブロック単位で読み出し前記マイクロプログラムバッファに転送すると共に前記マイクロプログラム記憶手段に格納するかを決定し、範囲外の場合は前記制御記憶領域から読み出し前記マイクロプログラムバッファに格納するマイクロプログラム取り出し手段とを備えたことを特徴とするマイクロプログラム取り出し制御方式。

IPC (2件)：

G06F 9/22 310 ,  G06F 9/24 310

引用特許：

審査官引用 (4件)

• 特開昭57-089147
  
• 特開昭60-225941
  
• 特開昭58-119052
  
• 特開昭64-088836