特許

J-GLOBAL ID：200903075157596727

半導体装置の製造方法

発明者： 宮川 康陽 ,  谷島 司 ,  高瀬 俊二
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 小岩井 雅行 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-353522
公開番号（公開出願番号）：特開平11-186520
出願日： 1997年12月22日
公開日（公表日）： 1999年07月09日
要約：

【要約】【課題】 ストッパーとして形成されるシリコン窒化膜が装置のより一層の微細化を妨げることがなく、かつ、接続位置が異なる複数の種類のコンタクトホールを一括して形成することができる半導体装置の製造方法を提供することを課題(目的)とする。【解決手段】 ポリシリコン膜で形成したサイドウォール36aを除去した後に、メモリセル領域Rmのトランスファゲート20間を塞がない膜厚でストッパーとしてシリコン窒化膜31を堆積するようにし、かつ、周辺回路領域Rpのシリコン窒化膜31を基板工程で除去している。

請求項（抜粋）：

トランジスタが相対的に高い集積度で形成される高集積度領域と、相対的に低い集積度で形成される低集積度領域とを含む半導体装置の製造方法において、シリコン基板上にトランスファゲートを形成する段階と、前記シリコン基板の全面に保護膜として第1のシリコン酸化膜を形成する段階と、前記保護膜上に該保護膜に対してエッチング時の選択性を有する異種膜を堆積する段階と、前記異種膜を異方的にエッチングすることにより、前記トランスファゲートの側面にサイドウォールを形成する段階と、前記低集積度領域のトランスファゲートの周囲に前記サイドウォールをマスクとして不純物をドーピングする段階と、前記保護膜をストッパーとして前記異種膜をエッチングにより除去する段階と、前記高集積度領域のトランスファゲート間の間隙を塞がず、かつ、ストッパーとして機能するのに十分な膜厚のシリコン窒化膜を前記シリコン基板の全面に形成する段階と、前記低集積度領域において、少なくとも上層の配線に接続されるトランスファゲートの上面を含む領域で前記シリコン窒化膜を除去する段階と、前記シリコン基板の全面に前記トランスファゲートを覆う膜厚の第2のシリコン酸化膜を堆積する段階と、前記低集積度領域で前記配線に接続されるトランスファゲートの上面と、前記高集積度領域で前記配線に接続される前記シリコン基板の上面とに開口を有するコンタクトホール形成用のマスクをフォトリソグラフィプロセスにより形成する段階と、前記コンタクトホール形成用のマスクを介して前記シリコン窒化膜をストッパーとする条件で前記第2のシリコン酸化膜をエッチングし、続いてシリコン窒化膜を除去する条件でエッチングすることによりコンタクトホールを形成する段階とを含み、これらの段階が順に実行されることを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/28 ,  H01L 21/768

FI (5件)：

H01L 27/10 681 F ,  H01L 21/28 L ,  H01L 21/90 C ,  H01L 27/10 621 Z ,  H01L 27/10 681 B