特許

J-GLOBAL ID：200903075163254463

トランジスタ及びその製造方法

発明者： メールダッド エム.モスレヒ
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-264058
公開番号（公開出願番号）：特開平6-077246
出願日： 1991年10月11日
公開日（公表日）： 1994年03月18日
要約：

【要約】【目的】 エレベーテッドソース-ドレイン構成絶縁ゲートFET製造プロセスの複雑性、そのデバイス性能制限を除去しかつ低電気抵抗性相互接続を容易に実現できるようにする。【構成】 トランジスタ構造(36)は、浅い重度ドープソース-ドレイン接合領域(64)及びゲート導体-ゲート界面(51)近くに効率的に分布し高濃度のドーパントを有する均一ドープ下側ゲート領域(50)を生じる。トランジスタ構造(36)のゲート、ソース、及びドレイン端子を、反応高融点金属相互接続(98)及び(100)の使用を通して近旁又は遠隔の他のデバイスに相互接続する。第1上側ゲート導体領域(88)と共に同時に製造するエレベーテッドソース-ドレイン接合領域(87)を含むエレベーテッドソース-ドレイン型式をオプション構成できる。

請求項（抜粋）：

半導体領域近くに絶縁層を形成するステップと、前記絶縁層近くかつ前記半導体領域と反対側に第1ゲート導体領域を形成するステップと、前記ゲート導体領域及び前記半導体領域内へドーパントを同時に打ち込むことによって前記半導体領域内に打込みソース-ドレイン領域を形成するステップと、前記第1ゲート導体領域近くに第2ゲート導体領域を形成するステップと、を含むトランジスタ製造方法。

IPC (2件)：

H01L 21/336 ,  H01L 29/784

引用特許：

審査官引用 (4件)

• 特開昭63-107170
  
• 特開昭60-007775
  
• 特開昭63-255964
  
• 特開昭63-115376