特許
J-GLOBAL ID：200903075167720396
入出力バッファ回路装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-262701
公開番号（公開出願番号）：特開2000-092703
出願日： 1998年09月17日
公開日（公表日）： 2000年03月31日
要約：
【要約】【課題】異種電源混在システムにおいてLSIの破壊を防止する。【解決手段】VCC1を生成する電源ユニット1,VCC2を生成するボルテージレギュレータ2,VCC3を生成するボルテージレギュレータ3を有する異種電源混在システムにおいて、遮断時にVCC2>VCC3とするための補正用容量71を設ける。
請求項（抜粋）：
LSI群へ複数電源を印加および遮断する異種電源混在システムのパワーシーケンス回路装置において、電源遮断時、各々の電源電圧大小値維持および電位差確保のため、容量のみで放電特性を補正することを特徴とするパワーシーケンス回路装置。
Fターム (13件)：
5G065BA01
, 5G065DA07
, 5G065EA01
, 5G065FA02
, 5G065GA06
, 5G065HA05
, 5G065HA06
, 5G065JA02
, 5G065KA02
, 5G065KA05
, 5G065MA09
, 5G065MA10
, 5G065NA01
