特許
J-GLOBAL ID：200903075191694266
情報処理装置および情報処理方法
発明者：
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-261289
公開番号（公開出願番号）：特開平6-110687
出願日： 1992年09月30日
公開日（公表日）： 1994年04月22日
要約：
【要約】【目的】 浮動小数点演算命令と浮動小数点ロード/ストア命令とが同時に入力された場合の命令実行速度の向上を図る。【構成】 浮動小数点演算命令と浮動小数点ロード/ストア命令が同時にフェッチされた場合、浮動小数点演算回路2上で各命令を同時に実行させ、命令実行時、浮動小数点ロード/ストア命令に対するトラップが発生したとき、浮動小数点演算命令の実行をキャンセルするよう制御を行うFPUコントローラ16を設ける。すなわち、浮動小数点演算命令の実行をトラップの発生を確認できる時刻まで途中ステージで止めておくようなことはせず、各命令の実行を基準クロックパネルに従って先へ先へと進めて行く。そしてトラップが発生してはじめて、浮動小数点演算命令の実行をキャンセルする。これにより命令実行速度の向上を図ることができる。
請求項（抜粋）：
主プロセッサに、浮動小数点演算命令および浮動小数点ロード/ストア命令を同時実行可能なサブプロセッサを接続してなる情報処理装置において、前記主プロセッサ内に、外部より命令をフェッチする命令フェッチ手段と、前記命令フェッチ手段により前記浮動小数点演算命令および前記浮動小数点ロード/ストア命令が同時にフェッチされた場合、前記サブプロセッサにてこれらの命令を同時に実行するよう制御を行う制御手段と、前記浮動小数点演算命令および前記浮動小数点ロード/ストア命令の同時実行中、前記浮動小数点ロード/ストア命令の実行に関するトラップ発生の検出を行うトラップ検出手段と、前記トラップ検出手段によりトラップ発生が検出されたとき、前記サブプロセッサ上での前記浮動小数点演算命令の実行をキャンセルする手段と、を有してなることを特徴とする情報処理装置。
IPC (2件)：
G06F 9/38 370
, G06F 9/38 350
