特許

J-GLOBAL ID：200903075226656990

圧接型半導体装置

発明者： 守田 俊章 ,  大貫 仁 ,  加藤 光雄 ,  佐藤 満雄 ,  桜田 修六
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 高田 幸彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-028286
公開番号（公開出願番号）：特開平8-222589
出願日： 1995年02月16日
公開日（公表日）： 1996年08月30日
要約：

【要約】【目的】経時変化による半導体素子の損傷などを回避し、高信頼性を有する圧接型半導体装置を提供する。【構成】少なくとも1つのPN接合を有する半導体素子基板1と、該半導体素子基板1の両主面に成膜された複数の電極2,6,10と、各々の電極と面接する複数の熱緩衝電極板3,7と、外部電極4,8とが、半導体素子基板1を中にして加圧接合され、電極2,6,10と熱緩衝電極板3,7との間に溶着防止、酸化防止、均一な電気的接触の確保、変形移動による短絡防止などの役目を有する 金属膜5,9を設け、該金属膜に前記電極2,6,10を圧接させた圧接型半導体装置。

請求項（抜粋）：

少なくとも1つのPN接合を有する半導体素子基板と、前記半導体素子基板の両主面に形成した複数の電極と、前記両主面と対面し前記各電極と面接する複数の熱緩衝電極板とを、前記半導体素子基板を中にし加圧接合した圧接型半導体装置において、前記電極と面接する前記熱緩衝電極板に、貴金属元素または該貴金属元素合金から成膜した金属膜を設け、該金属膜に前記電極を圧接したことを特徴とする圧接型半導体装置。

IPC (3件)：

H01L 21/52 ,  H01L 29/41 ,  H01L 29/74

FI (3件)：

H01L 21/52 J ,  H01L 29/44 Z ,  H01L 29/74 J