特許
J-GLOBAL ID：200903075234271950
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
渡辺 勝 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-350131
公開番号（公開出願番号）：特開2000-174124
出願日： 1998年12月09日
公開日（公表日）： 2000年06月23日
要約：
【要約】【課題】 本発明は、半導体装置において電気的に層間接続する導通孔の形成方法に関し、導通孔とこの導通孔に接して形成される金属配線の接合部に発生する空隙、充填の欠損及び腐食の要因を取り除き、高信頼性を有する層間接合プロセスを提供することにある。【解決手段】 半導体基板の絶縁膜1に、下部層につながる開口を形成した後、バリアメタル層2を成膜する。開口構造の上縁部Aにおいてバリアメタル層2をテーパー加工し、タングステン3を開口構造に埋め込む。次いで、タングステンに対して選択比の高いエッチングにより、バリアメタル層を残しながら、タングステンをエッチングし、タングステンプラグを形成する。さらにタングステンプラグの上を塗布膜(レジスト)4で覆い、バリアメタル層に対して選択比の高いエッチングにより、絶縁膜1上のバリアメタル層を除去し、金属接続孔を形成する。この金属接続孔の上にアルミ配線6を形成する。
請求項（抜粋）：
少なくとも、(1)半導体基板上に形成された絶縁膜に開口を形成する工程と、(2)前記開口の内面及び前記絶縁膜上に開口構造を残しながらバリアメタル層を形成する工程と、(3)前記開口構造の上縁部分のバリアメタル層をテーパー形状に加工する工程と、(4)前記開口構造を埋め込むようにして、前記バリアメタル層上に金属膜を形成する工程と、(5)前記金属膜をエッチバックし、開口の内部に金属プラグを形成する工程と、(6)前記金属プラグ上及び前記バリアメタル層上にレジスト膜を形成する工程と、(7)Cl2系の反応ガスにより、前記レジスト膜及び前記バリアメタル層をエッチバックし、前記レジスト膜については、金属プラグ上にのみ残し、それ以外は全面除去し、前記バリアメタル層については、前記金属プラグのホールトップにおいて前記絶縁膜の表面より下方に後退しないように残し、それ以外は全面除去する工程と、(8)前記金属プラグ上に残ったレジストをウエットエッチングにより除去する工程と、(9)前記金属プラグ上にアルミ配線を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 21/90 A
, H01L 21/28 F
4M104BB30
, 5F033JJ18
, 5F033JJ19
, 5F033JJ33
, 5F033NN03
, 5F033NN07
, 5F033PP06
, 5F033PP15
, 5F033QQ13
, 5F033QQ16
, 5F033QQ31
, 5F033QQ37
, 5F033RR04
, 5F033RR06
, 5F033TT02
, 5F033XX12
