メモリ試験装置

発明者： ,
出願人/特許権者：
代理人 (1件)：草野卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-182356
公開番号（公開出願番号）：特開平10-027497
出願日： 1996年07月11日
公開日（公表日）： 1998年01月27日
要約：

【要約】【課題】メモリの内部にアドレス発生機能を持ち、与えられたアドレスから、設定されたバースト長で決まる個数のアドレスを発生し、データを高速に読み書きすることができるメモリを試験するためのプログラムを簡素に作成できるようにする。【解決手段】パターン発生器から内部にアドレス発生機能を具備した被試験メモリに試験パターンを与え、その応答出力と期待値パターンとを論理比較器において比較し、不一致を検出する毎に不良解析メモリの不良発生アドレスと同一アドレスに、不良を表わす信号を記憶して不良解析に供するメモリ試験装置において、不良解析メモリにメモリ内部で発生するアドレスと同じアドレスを発生するアドレス発生部を設け、試験パターン発生用のプログラムに頼ることなく、不良解析メモリと被試験メモリとを同一アドレスでアクセスすることを可能とした。

請求項（抜粋）：

与えられたアドレスに続くアドレスを設定されたバースト長によって決められる個数だけ集積回路の内部で発生することができるメモリを試験するメモリ試験装置において、被試験メモリの不良個所を記憶する不良解析メモリにアドレス発生部を設け、このアドレス発生部によって上記被試験メモリの内部で発生する内挿アドレスと同じアドレスを発生させ、このアドレスにより上記不良解析メモリと上記被試験メモリとを同一アドレスでアクセスできるように構成したことを特徴とするメモリ試験装置。

IPC (2件)：

G11C 29/00 303 , G01R 31/28

FI (3件)：

G11C 29/00 303 B , G01R 31/28 B , G01R 31/28 V

前のページに戻る