特許
J-GLOBAL ID：200903075252604010
メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-163277
公開番号（公開出願番号）：特開平5-012130
出願日： 1991年07月04日
公開日（公表日）： 1993年01月22日
要約：
【要約】【目的】 メモリ装置の内部に収納される情報の機密保持を確保する。【構成】 判定コードを含むアドレス・コード101は、第1デコーダ11および第2デコーダ12を介して、制御部13に入力され、同時に判定部14にも入力される。判定部14においては、前記判定コードは、予め設定されている判定コードと比較され、一致する場合には記憶部15を選択する状態が保持され、チップ・イネーブル入力102がイネーブルの時には、制御部13により、当該アドレス・データに対応する記憶部15の情報が選択され、セレクタ16を介してアウトプット・バッファ17に入力される。アウトプット・バッファ17においては、チップ・イネーブル入力102がイネーブルの時には、当該情報は外部に出力される。また、判定コードが一致しない場合には、制御部13によりアドレス・データ入力は遮断され、アウトプット・バッファ17に入力されるチップ・イネーブル入力102がイネーブルの時点においても、記憶部14の情報が外部に出力されることはない。
請求項（抜粋）：
内蔵される記憶部に収納されている情報の読出し時に入力される、所定の判定コードを含むアドレス・コードを受けて、予め設定されている特定の判定コードと前記アドレス・コードに含まれる判定コードとの一致・不一致を判定するコード判定手段と、前記コード判定手段から出力される一致判定信号または不一致判定信号を受けて、前記アドレス・コードによる前記記憶部に対するアクセスを制御することにより、前記記憶部に収納される情報の読出しの可否を選択する制御手段と、を備えることを特徴とするメモリ装置。
IPC (2件)：
G06F 12/14 320
, G11C 17/00
