特許
J-GLOBAL ID：200903075264319736
半導体装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平4-081767
公開番号（公開出願番号）：特開平5-283606
出願日： 1992年04月03日
公開日（公表日）： 1993年10月29日
要約：
【要約】【目的】 同一回路システムを搭載した複数個の半導体ペレット2をその厚さ方向に積層する半導体装置1において、製品価格の低減、小型化、動作性能の向上及びシステムに組込む際の実装密度の向上を図る。【構成】 半導体装置1において、第1半導体ペレット2A、第2半導体ペレット2Bの夫々が、一表面20、裏面21の夫々を相互に向い合わせ、夫々の厚さ方向を一致した状態で順次積層され、第1半導体ペレット2Aの一表面20に配置される外部端子24(F)、第2半導体ペレット2Bの一表面20から裏面21に通じる接続孔22内に形成された接続孔配線23を通して回路システムに接続される裏面21に配置された外部端子24(UF)の夫々が、第1半導体ペレット2A、第2半導体ペレット2Bの夫々の間に位置するリード3の一端に接続される。
請求項（抜粋）：
一表面に回路システムが搭載された半導体ペレットがその厚さ方向に複数個積層され、この複数個積層された半導体ペレットの夫々の一表面に配置される外部端子がリードに電気的に接続される半導体装置において、以下の構成(A)及び構成(B)を備える。(A)いずれも実質的に同一回路システムが一表面に搭載される第1半導体ペレット、第2半導体ペレットの夫々を有し、この第1半導体ペレット、第2半導体ペレットの夫々が、夫々の一表面に搭載された夫々の回路システムを重復させ、第1半導体ペレットの一表面に第2半導体ペレットの一表面と対向する裏面を向い合わせ、第1半導体ペレット、第2半導体ペレットの夫々の厚さ方向を一致した状態で、順次積層され、(B)前記第1半導体ペレットの一表面に配置される外部端子、前記第2半導体ペレットの一表面から裏面に通じる接続孔内に形成された接続孔配線を通して一表面に搭載された回路システムに接続される裏面に配置された外部端子の夫々が、前記第1半導体ペレットの一表面と第2半導体ペレットの裏面との間に位置するリードの一端に電気的に接続される。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
