特許
J-GLOBAL ID：200903075270735091
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-155022
公開番号（公開出願番号）：特開平5-006891
出願日： 1991年06月27日
公開日（公表日）： 1993年01月14日
要約：
【要約】【目的】 本発明は,スルーホール或いはコンタクトホールにおける配線メタルのカバレージ率の改善に関し,ホールのアスペクト比が大きい場合においても配線メタルのカバレージ率を改善することが可能な方法を提供することを目的とする。【構成】 形成されるホールの底部近傍の,該ホールを囲む位置に,予めストッパー膜を形成する工程と, 該ストッパー膜の内壁にサイドウォールを形成する工程とより構成する。
請求項（抜粋）：
基板上に第1の開口部を有する第1の絶縁膜を形成する工程と,該第1の開口部を含む第1の絶縁膜上に,第1の絶縁膜上とは異なる第2の絶縁膜を形成し,表面を平坦化する工程と,前記第2の絶縁膜上に,前記第1の開口部に対応する位置に第2の開口部を有するマスク層を形成する工程と,該マスク層をマスクとして,前記第2の絶縁膜を等方性エッチングし,前記第1の絶縁膜表面までエッチングする工程と,該マスク層をマスクとして,前記第1の開口部内に埋め込まれている第2の絶縁膜層を異方性エッチングし,第1の絶縁膜層の側壁にサイドウォールを形成する工程と,前記マスク層を除去した後,前記工程により形成されたコンタクトホール上に配線層を形成する工程を有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/3205
, H01L 21/90
