特許

J-GLOBAL ID：200903075279761524

MOS型半導体装置及びその製造方法

発明者： 井上 信一
出願人/特許権者： 富士通株式会社 ,  株式会社九州富士通エレクトロニクス
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-116930
公開番号（公開出願番号）：特開平6-334133
出願日： 1993年05月19日
公開日（公表日）： 1994年12月02日
要約：

【要約】【目的】 本発明は、CMOSインバータを構成するようなMOS型半導体装置及びその製造方法に関し、ゲート電極に過電圧が加わった場合のゲート酸化膜の静電破壊を簡単な構成により防止することを目的とする。【構成】 ソース電極10,11とドレイン電極12の間のチャネル領域8,9と、該チャネル領域8,9を決定するフィールド酸化膜2との境界部を通過するようなゲート電極4を有するMOS型半導体装置において、前記ゲート電極4が形成されている面の前記チャネル領域8,9と前記フィールド酸化膜2との境界部が平坦となった構成とする。

請求項（抜粋）：

ソース電極(10,11)とドレイン電極(12)の間のチャネル領域(8,9)と、該チャネル領域(8,9)を決定するフィールド酸化膜(2)との境界部を通過するようなゲート電極(4)を有するMOS型半導体装置において、前記ゲート電極(4)が形成されている面の前記チャネル領域(8,9)と前記フィールド酸化膜(2)との境界部が平坦であることを特徴とするMOS型半導体装置。

IPC (2件)：

H01L 27/092 ,  H01L 29/784

FI (2件)：

H01L 27/08 321 D ,  H01L 29/78 301 G