特許

J-GLOBAL ID：200903075280929129

対数増幅器及び前記対数増幅器の検出器セル、及び前記対数増幅器によって生成された信号の信号強度を判定する方法

発明者： バーリエ ギルバート
出願人/特許権者： アナログ デバイスィズ インコーポレイテッド
代理人 (1件)： 朝比 一夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-282509
公開番号（公開出願番号）：特開平8-256033
出願日： 1995年10月04日
公開日（公表日）： 1996年10月01日
要約：

【要約】 (修正有)【課題】電力消費の少ない対数増幅器を提供する。【解決手段】対数増幅器の検出器セルは、入力信号V0が印加される1対の差動入力、1対の差動出力を有し、トランジスタQ4、Q5、Q6から構成される。隣接するトランジスタのベース間には抵抗器RBが接続され、入力信号V0の分圧器を形成する。3つのトランジスタのエミッタは、電源へ接続され、所定値の電流IDを送給する。トランジスタQ4,Q6のコレクタは接続され、トランジスタQ5のコレクタと共に一対の差動入力71,73を形成する。トランジスタQ5のエミッタ領域は、入力信号がないとき、第1の差動出力に流れる電流I1が第2の差動出力に流れる電流I2と等しくなるように、トランジスタQ4,Q6のエミッタ領域に比例している。差動増幅器70は、電流I1とI2を比較し、電流I1とI2との差に比例する出力電流Ioutを生成する。負荷抵抗器R1,38は、差動増幅器の出力へ接続され、出力電流Ioutを出力電圧信号VRSSIへ変換する。

請求項（抜粋）：

N個(Nは1より大きな整数)の直列に接続された複数の利得増幅段であって、それぞれが入力と出力とを有し、第1の利得増幅段の入力が対数増幅器の入力をなすようになっているものと;N個の複数の検出器セルであって、それぞれが対応する利得増幅段の出力に接続された入力と、出力とを有するものと;前記検出器セルの各々の出力に接続された入力と、対数増幅器の出力とを有する差動増幅器と;を具備することを特徴とする対数増幅器。

IPC (3件)：

H03G 11/08 ,  H03F 1/02 ,  H03G 11/00

FI (3件)：

H03G 11/08 ,  H03F 1/02 ,  H03G 11/00 B

引用特許：

審査官引用 (1件)

• 擬似対数IF増幅器
  公報種別：公開公報   出願番号：特願平3-351433   出願人：日本電気株式会社