特許

J-GLOBAL ID：200903075284766879

半導体記憶装置及びその製造方法

発明者： 遠藤 伸裕
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-116394
公開番号（公開出願番号）：特開平7-326681
出願日： 1994年05月30日
公開日（公表日）： 1995年12月12日
要約：

【要約】 (修正有)【目的】半導体の不揮発性記憶素子において、その書込み消去の動作の低電圧化と低消費電力化、更にこの動作の回数の増加を実現し、フラッシュメモリのような不揮発性の半導体記憶装置の性能向上を図る。【構成】MIS型の半導体不揮発性記憶素子において、第1絶縁膜3と第2絶縁膜4の2層の絶縁膜で形成したゲート絶縁膜の中、前記第2絶縁膜4を高誘電率膜で形成するとともに、この高誘電率膜の組成を連続的あるいは不連続的に変え、あるいは前記第1絶縁膜と第2絶縁膜との間にシリコン微粒子を形成する。

請求項（抜粋）：

MIS(金属-絶縁体-半導体)構造のトランジスタにおいて、半導体基板の主面に第1絶縁膜が形成され、前記第1絶縁膜に積層して第2絶縁膜が形成され、前記第1絶縁膜と第2絶縁膜との2層絶縁膜でMIS構造トランジスタのゲート絶縁膜が構成され、前記第1絶縁膜の膜厚及び比誘電率をt1 ,ε1 とし、前記第2絶縁膜の膜厚及び比誘電率をt2 ,ε2 として、ε2 /ε1 が50≦ε2 /ε1 の関係とt2 /t1 ≦ε2 /ε1 の関係とを満足することを特徴とした半導体記憶装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 29/78

FI (2件)：

H01L 29/78 371 ,  H01L 29/78 301 G

引用特許：

審査官引用 (3件)

• 半導体記憶素子およびその製法
  公報種別：公開公報   出願番号：特願平3-282888   出願人：ローム株式会社
• 電界効果トランジスタ
  公報種別：公開公報   出願番号：特願平4-184890   出願人：沖電気工業株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平4-149519   出願人：セイコーエプソン株式会社