特許

J-GLOBAL ID：200903075318153200

並列処理方式

発明者： 安西 文彦
出願人/特許権者： 富士電機株式会社 ,  富士ファコム制御株式会社
代理人 (1件)： 大菅 義之
公報種別：公開公報
出願番号（国際出願番号）：特願平5-097424
公開番号（公開出願番号）：特開平6-309290
出願日： 1993年04月23日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】 本発明はマルチプロセッサシステムにおける並列処理方式に関し、各プロセッサの有効利用を図ることを目的とする。【構成】 2台のスケジューラ21-1,21-2にはそれぞれ固有の識別子が割り当てられ、これらのスケジューラはそれぞれ個別の順序記述に従って実行可能になったプログラムモジュールを共用のEXQ31にスケジューリングする。4台のジョブ・プロセッサ41-1〜41-4はEXQ31から競合してプログラムモジュール番号とこれを書き込んだスケジューラの識別子を取り出し、この番号に対応するプログラムモジュールを実行する。そして、この実行終了後、上記識別子に対応するEDQに上記プログラムモジュール番号を書き込む。スケジューラは専用のEDQから実行の終了したプログラムモジュールの番号を取り出し、その終了を知る。

請求項（抜粋）：

複数の処理単位を内蔵している複数のプロセッサ(1-1),(1-2),・・・(1-N)と、実行可能な処理単位の待ち行列である実行可能待ち行列(2)と、前記複数の処理単位の実行順序が記述された順序記述に従って実行可能になった処理単位を前記実行可能待ち行列(2)に入れる複数のスケジューラ(3-1),(3-2),・・・(3-M)と、該各スケジューラ(3-1),(3-2),・・・(3-M)それぞれに対し1対1に対応して設けられた実行が終了した処理単位の待ち行列である複数の実行終了待ち行列(4-1),(4-2),・・・(4-M)とを備え、前記複数のスケジューラ(3-1),(3-2),・・・(3-M)はそれぞれに割り当てられた個別の順序記述に従って実行可能になった処理単位を順次前記実行可能待ち行列(2)に入れ、前記複数のプロセッサ(1-1),(1-2),・・・(1-N)は前記実行可能待ち行列(2)から競合して実行可能状態にある処理単位を取り出して実行し、実行終了後この処理単位をこれをスケジューリングしたスケジューラ(3-i;i=1,2,・・・M)に対応する実行終了待ち行列(4-i;i=1,2,・・・M)に入れる、ことを特徴とする並列処理方式。

IPC (3件)：

G06F 15/16 430 ,  G06F 9/46 360 ,  G06F 9/38 370