特許
J-GLOBAL ID：200903075330749755
低電力高速レベル・シフタ
発明者：
,
出願人/特許権者：
代理人 (1件)：
大橋 邦彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-140947
公開番号（公開出願番号）：特開平9-223956
出願日： 1996年05月10日
公開日（公表日）： 1997年08月26日
要約：
【要約】【課題】 DRAMを含むメモリ回路などの集積回路における電圧レベル・トランスレータとして有用であり、CMOS入力信号を、出力信号の低電圧発レベルが入力信号の高電圧レベルに等しいCMOS出力信号に変換する電圧レベル・トランスレータを提供する。【解決手段】 電圧レベル・トランスレータは、ゲート電圧がトランジスタを遮断するために入力信号の高位電圧レベルに低下するだけでよいブート回路用のプリチャージ・トランジスタ上のゲート電圧として使用できる出力信号を生する。したがって、記載の電圧レベル・トランスレータでは、出力信号の電圧変動を制限することによって、入力信号を変換するのに必要な時間および電力が小さくなる。
請求項（抜粋）：
第1の高位電圧レベルと第1の低位電圧レベルとを有する入力信号を受信する入力接続部と、入力信号が第1の低位電圧レベルである場合に第1の低位電圧レベルになる第1の中間出力と、入力信号が第1の高位電圧レベルである場合に第1の低位電圧レベルになる第2の中間出力とを発生する入力段と、入力信号に応答して、第1の中間出力が第1の低位電圧レベルである場合に第2の高位電圧レベルになりかつ第2の中間出力が第1の低位電圧レベルである場合に第1の高位電圧レベルになる出力信号を発生する出力段とを含む電圧レベル・トランスレータにおいて、出力段が、第1の中間出力に接続されたゲートと、第2の高位電圧レベルに電気的に接続されたソースと、第2のpチャネル型トランジスタのソースに接続されたドレインとを有する第1のpチャネル型トランジスタと、第2の中間出力に接続されたゲートと、第1の高位電圧レベルに電気的に接続されたドレインとを有する第2のpチャネル型トランジスタと、第1のpチャネル型トランジスタのドレインに接続された出力線とを含むことを特徴とする電圧レベル・トランスレータ。
IPC (2件)：
H03K 19/0185
, H03K 19/0948
H03K 19/00 101 E
, H03K 19/094 B
