特許
J-GLOBAL ID：200903075332116750
液晶表示素子及び液晶表示装置
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平9-368611
公開番号（公開出願番号）：特開平11-194365
出願日： 1997年12月29日
公開日（公表日）： 1999年07月21日
要約：
【要約】【課題】 薄膜トランジスタ(TFT)を用いて強誘電相を有する液晶を駆動し、且つ開口率が高い液晶表示装置を提供する。【解決手段】 ゲートラインGL、TFT14をマトリクス状に配置する画素電極13を列方向に挟むように画素電極1行につき2本、1つにつき2つの割合で配置し、データラインDLを画素電極13の列毎に配置する。画素電極13を挟むゲートラインGL2本の選択で、1行の画素電極が選択されるようにTFT14を画素電極13とゲートラインGLとに接続し、電流路の他端をデータラインDLに接続する。画素電極13を挟む2つのTFT14を同時にオンすることによって、データラインDLから画素電極13に大きな電流を供給する。画素電極13に挟まれた2つのTFT14のソース電極を同一の金属層をパターニングして形成し、その電流路を共通にしてデータラインDLに接続する。TFT14のゲート電極をゲートラインGLと一体に形成する。
請求項（抜粋）：
対向して配置された第1と第2の基板と、前記第1の基板の前記第2の基板と対向する内面に、行方向及び列方向に複数マトリクス状に配置された画素電極と、前記第1の基板の前記内面の、列方向に前記画素電極を挟む位置に、1つの画素電極に対して2つを対応させて配置され、対応する各画素電極に電流路の一端が接続された複数の薄膜トランジスタと、前記第1の基板の前記内面の各画素電極行の間に前記各薄膜トランジスタに対応させて配置され、対応する前記各薄膜トランジスタのゲートに接続された複数のゲートラインと、前記第1の基板の前記内面の前記画素電極列の間に、前記画素電極に1対1で対応させて配置され、対応する画素電極に接続された2つの薄膜トランジスタの電流路の他端に接続された複数のデータラインと、前記第2の基板の前記第1の基板と対する内面に、前記画素電極と対向させて配置した少なくとも1つの対向電極と、前記第1の基板と前記第2の基板との間に封止された自発分極を有する液晶と、を備えていることを特徴とする液晶表示素子。
IPC (3件)：
G02F 1/136 500
, G02F 1/141
, H01L 29/786
G02F 1/136 500
, G02F 1/137 510
, H01L 29/78 612 C
