特許

J-GLOBAL ID：200903075333472347

単電子半導体装置とその製造方法

発明者： 齋藤 美寿 ,  中尾 宏 ,  山口 正臣
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-103865
公開番号（公開出願番号）：特開平8-306907
出願日： 1995年04月27日
公開日（公表日）： 1996年11月22日
要約：

【要約】【目的】 単電子半導体装置とその製造方法に関し、チャネルを所望の位置に形成する手段を提供する。【構成】 GaAs基板1の(111)B面に対してプラスマイナス25度の範囲内の面とそれを除く面上にGaAs層を低温で成長させたものをアニールしたときに、この(111)B面に対してプラスマイナス25度の範囲内の面上に成長したGaAs層中にはAsの析出物(数〜数百Å径のAsボール5)が形成されず、(111)B面に対してプラスマイナス25度の範囲内の面を除く面上に成長したGaAs層中にはAsの析出物が形成される構造を用いる。このAsの析出物の列の両端にソース電極とドレイン電極を形成して2端子素子を形成し、さらにゲート電極を形成して3端子素子を形成する。GaAs(100)から[011]方向にオフしている基板を用い、そのステップのキンク部分にAsの析出物を析出させて、Asの析出物の間隔を制御する。

請求項（抜粋）：

GaAs基板の(111)B面に対してプラスマイナス25度の範囲内の面とそれを除く面上にGaAs層を成長させたものをアニールしたときに、該(111)B面に対しプラスマイナス25度の範囲内の面上に成長したGaAs層中にはAsの析出物が形成されず、該(111)B面に対してプラスマイナス25度の範囲内の面を除く面上に成長したGaAs層中にはAsの析出物が形成される構造を含むことを特徴とする単電子半導体装置。

IPC (3件)：

H01L 29/66 ,  H01L 29/06 ,  H01L 49/00

FI (3件)：

H01L 29/66 ,  H01L 29/06 ,  H01L 49/00 Z