特許

J-GLOBAL ID：200903075342520656

半導体基板の製造方法

発明者： 紀伊 健
出願人/特許権者： 住友シチックス株式会社
代理人 (1件)： 押田 良久
公報種別：公開公報
出願番号（国際出願番号）：特願平6-305609
公開番号（公開出願番号）：特開平8-139027
出願日： 1994年11月14日
公開日（公表日）： 1996年05月31日
要約：

【要約】【目的】 (111)面に近い主表面を有する個別半導体デバイス用単結晶シリコン基板において、ヘイズの発生を防止するとともに、生産性の向上、特に成膜速度を上昇させることが可能な半導体基板の製造方法の提供。【構成】 エピタキシャル気相成長炉への投入温度を300°C〜900°Cの範囲とし、成膜速度VGを1.0<VG≦3.0μm/minとすることにより、ヘイズの発生の少ないシリコン単結晶半導体を作成することができ、生産性の向上が可能。

請求項（抜粋）：

(111)面に近い主表面を有し、該主表面が<111>軸に対して{110}方向および/または{211}方向に1°以上4°未満だけ傾斜したシリコン単結晶ウェーハをエピタキシャル成長させるに際し、反応炉温度が300°C〜900°Cの範囲で投入した後昇温させ、1.0μm/minを越え3.0μm/min以下の成膜速度でエピタキシャル成長させることを特徴とする半導体基板の製造方法。