特許

J-GLOBAL ID：200903075351734367

複数ポート・インターリーブ・キャッシュ

発明者： ペイチュン・ピーター・リウ
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-106351
公開番号（公開出願番号）：特開平10-105459
出願日： 1997年04月23日
公開日（公表日）： 1998年04月24日
要約：

【要約】【課題】 内容アドレス可能タグ比較アレイ(CAM)を使用して、一致が発生しているかどうかを判定する、コンピュータ用のキャッシュ・メモリを提供する。【解決手段】 このキャッシュ・メモリは4つのサブアレイに区分、すなわちインターリーブされ、幅広のキャッシュ行(ワード線)だが浅いデプス(ビット線)をもたらす。このキャッシュは、複数のアドレスによってアクセスされ、所与の1つのサイクル中に複数のデータ出力を生成することができる。一度に2つの有効アドレスと1つの実アドレスが印加され、これらのアドレスが別々のサブアレイで一致するか、または単一サブアレイの同一線上に2つ存在する場合、複数アクセスが許可される。この2つの内容アドレス可能メモリ、すなわちCAMを使用してキャッシュ行を選択し、これと同時に、各サブアレイ内のアービトレーション論理回路がワード線(キャッシュ行)を選択する。

請求項（抜粋）：

複数のメモリ・セルからなる複数のサブアレイを有し、各サブアレイが複数のキャッシュ行を含む、キャッシュ・メモリを操作する方法において、前記方法が、少なくとも2つのタイプのアドレス用の少なくとも2つの内容アドレス可能アレイに各サブアレイ内のタグを格納するステップと、前記少なくとも2つのタイプのそれぞれの少なくとも1つのアドレスを含む少なくとも3つのアドレスを所与のサイクル中に前記サブアレイに印加するステップと、前記内容アドレス可能アレイにより各サブアレイで一度に少なくとも3つの前記アドレスを受け取り、前記内容アドレス可能アレイに格納したタグと前記アドレスとを比較するステップと、前記少なくとも3つのアドレスのアービトレーションを行い、アドレス間に競合が見られる場合にサブアレイ用に前記少なくとも3つのアドレスのうちの1つを選択するステップとを含むことを特徴とする方法。

IPC (2件)：

G06F 12/08 ,  G11C 15/04

FI (2件)：

G06F 12/08 E ,  G11C 15/04 D

引用特許：

審査官引用 (5件)

• 特開昭54-066727
  
• 特開平1-288940
  
• 特開昭63-201851
  
• 特開平1-273293
  
• 特開平4-227553