特許

J-GLOBAL ID：200903075379870975

電子回路内の電力消費を減少させる方法及びシステム

発明者： アルバート・ジェイ・ローパー ,  スームヤ・マリック
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-265795
公開番号（公開出願番号）：特開平10-124203
出願日： 1997年09月30日
公開日（公表日）： 1998年05月15日
要約：

【要約】【課題】 電子回路が、従来の技術に比較してより少ない電力を消費する方法、及びシステムを提供する。【解決手段】 ロード回路が第1の電力モードで動作している間、ロード回路のサイクル毎にN個(ここでNはN>1の整数である)までのデータ・ビットをメモリからロードする。ロード回路が第2の電力モードで動作している間、ロード回路のサイクル毎にM個(ここでMはN>M>0の整数である)までのデータ・ビットをメモリからロードする。

請求項（抜粋）：

ロード回路が第一の電力モードで動作している間、前記ロード回路のサイクル毎にN個(ここでNはN>1の整数である)までのデータ・ビットをメモリからロードし、前記ロード回路が第2の電力モードで動作している間、前記ロード回路のサイクル毎にM個(ここでMはN>M>0の整数である)までのデータ・ビットを前記メモリからロードする、前記ロードする動作を含む方法。

IPC (3件)：

G06F 1/32 ,  G06F 1/26 ,  G06F 12/08

FI (4件)：

G06F 1/00 332 Z ,  G06F 12/08 Z ,  G06F 12/08 M ,  G06F 1/00 334 G