特許

J-GLOBAL ID：200903075396968989

半導体昇圧回路

発明者： 澤田 喜久三
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-141113
公開番号（公開出願番号）：特開平7-327357
出願日： 1994年05月31日
公開日（公表日）： 1995年12月12日
要約：

【要約】【目的】 基板効果に起因した昇圧能力の低下を防止するとともに低電源電圧での駆動を可能とする。【構成】 トランジスタQ1 〜Q9 の基板部を互いに電気的に分離し、それらの基板部を夫々のトランジスタQ1 〜Q9 のソース端子N3 〜N12に接続して、各基板部を各トランジスタQ1 〜Q9 のソース電位に固定するとともに、ブートストラップ回路BS1 、BS2 により電源電圧Vddよりも大きな振幅を持たせたクロック信号φ2A又はφ2BによりトランジスタQ1 〜Q9 を駆動する。

請求項（抜粋）：

各段が、第1のMOSトランジスタと、前記第1のMOSトランジスタのドレイン端子に一端が接続された第1のキャパシタンスと、前記第1のMOSトランジスタのゲート端子に一端が接続された第2のキャパシタンスとを備え、前記第1のMOSトランジスタが縦列接続されることによって各段が接続されており、各段における前記第1のMOSトランジスタのソース端子と基板部とが互いに電気的に接続されるとともに、前記基板部が他段の前記第1のMOSトランジスタの基板部と電気的に絶縁されており、前記第1のキャパシタンスの他端に第1のクロック信号を入力する第1のクロック信号形成手段と、前記第2のキャパシタンスの他端に、電源電圧よりも大きい振幅を有する第2のクロック信号を入力する第2のクロック信号形成手段とを有することを特徴とする半導体昇圧回路。

IPC (4件)：

H02M 3/07 ,  G11C 16/06 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

G11C 17/00 309 D ,  H01L 27/04 G

引用特許：

審査官引用 (2件)

• 特開平2-046162
  
• 半導体昇圧回路
  公報種別：公開公報   出願番号：特願平6-104672   出願人：新日本製鐵株式会社