特許

J-GLOBAL ID：200903075402615961

半導体装置の製造工程の管理方法及び半導体装置

発明者： 江利口 浩二 ,  山田 隆順
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-057581
公開番号（公開出願番号）：特開平11-260800
出願日： 1998年03月10日
公開日（公表日）： 1999年09月24日
要約：

【要約】【課題】 ウエハレベルでのマイクロローディング効果の算出手法および検査機能を有する半導体装置を提供する。【解決手段】 半導体基板3と、ゲート酸化膜7と、ゲート電極6と、ゲート電極6に接続される配線4とを備えている。ドライエッチング工程において、マイクロローディング効果によってオープン領域のエッチング終了後に密集領域におけるエッチング終了していない場合、密集領域における配線4が孤立する前と孤立した後とでは、プラズマに暴露される配線4の面積が異なるので、ゲート酸化膜7を通過する電流Ipzが変化する。この相違から、ゲート酸化膜7のQbd劣化量,リーク電流量や、半導体装置のgm劣化量,閾値電圧シフト量などの変化特性が異なることを利用して、エッチング速度のパターン依存性(マイクロローディング効果など)に起因するエッチング速度の低下量を求める。

請求項（抜粋）：

半導体ウエハ上に設けられた絶縁膜と、該絶縁膜上に形成された電極と、該電極に接続される導体膜とを備えた半導体装置の製造工程の管理方法であって、上記導体膜をドライエッチングによりパターニングする工程において、上記絶縁膜の電気特性の変動にもとづき上記導体膜のエッチング速度のパターン依存性をウエハレベルで算出することを特徴とする半導体装置の製造工程の管理方法。

IPC (3件)：

H01L 21/3065 ,  H01L 21/66 ,  H01L 29/78

FI (3件)：

H01L 21/302 E ,  H01L 21/66 V ,  H01L 29/78 301 F