特許
J-GLOBAL ID：200903075403505191
メモリ制御方法およびメモリ制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-099393
公開番号（公開出願番号）：特開平10-289164
出願日： 1997年04月16日
公開日（公表日）： 1998年10月27日
要約：
【要約】【課題】 画像メモリのような任意のデータサイズでのアクセス、又は任意のメモリフィールドへのアクセスを含むメモリアクセスに対し、ECCコード付加によるRAS機能付加は困難であった。【解決手段】 CPUがメモリ装置へライトする任意のビットサイズのデータを最大データ転送サイズのデータに拡張するデータマージ処理部と、エラー検知のモードをパリティ付加モード、ECCコード付加モード及びパリティビット付きECCコード付加モードのいずれかに設定するためのエラー検知切り換え部とを備え、メモリ装置からのデータのリードまたはデータのライトを最大データ転送サイズで常に行うように制御し、データリードの際、所定のエラー検知・訂正を実行する。
請求項（抜粋）：
少なくとも1つの中央処理装置(以下、CPUと記す)から、各メモリサイクル毎にデータ転送サイズを可変とできる少なくとも1つのメモリ装置へのアクセスを制御するメモリ制御方法において、前記メモリ装置のエラー検知モードを少なくともECCコード付加モードおよびパリティビット付加モードのうちのいずれか1つに設定するモード設定ステップと、前記CPUが前記メモリ装置に最大データ転送サイズ以下の任意のサイズのデータをライトするために該データをデータバス上に送出した場合、任意のサイズの前記データをラッチして最大データ転送サイズのデータに拡張するデータ拡張ステップと、前記ECCコード付加モードが選択されている場合には、拡張した最大データ転送サイズの前記データからECCコードを生成し前記データおよび前記ECCコードを前記データバスを介して前記メモリ装置にライトし、前記パリティビット付加モードが選択されている場合には、拡張した最大データ転送サイズの前記データからパリティビットを生成して前記データおよび前記パリティビットを前記データバスを介して前記メモリ装置にライトするデータライトステップと、前記CPUが前記メモリ装置からデータをリードする際には最大データ転送サイズで前記データをリードするデータリードステップと、前記パリティ付加モードが選択されている場合には、前記メモリ装置から対応するパリティビットもリードして1ビットエラーの検知を行うパリティビット付加モードエラー検知ステップと、前記ECCコード付加モードが選択されている場合には、前記メモリ装置から対応するECCコードもリードしてシンドロームを生成し、生成した前記シンドロームとリードした前記データおよび前記ECCコードとに演算処理を施し1ビットエラーの訂正と2ビットエラーの検知を行うECCコード付加モードエラー検知・訂正ステップとを備えたことを特徴とするメモリ制御方法。
IPC (2件)：
G06F 12/16 320
, G06F 11/10 330
G06F 12/16 320 F
, G06F 11/10 330 Z
