特許
J-GLOBAL ID：200903075438614287
SDRAMの制御装置
発明者：
出願人/特許権者：
,
代理人 (1件)：
大菅 義之
公報種別：公開公報
出願番号（国際出願番号）：特願2000-012271
公開番号（公開出願番号）：特開2001-202777
出願日： 2000年01月20日
公開日（公表日）： 2001年07月27日
要約：
【要約】【課題】 本発明はSDRAMの制御装置に関し、特にセルフリフレッシュモードにおいても、データのDMA転送を迅速に行うことが可能なSDRAMの制御装置を提供することである。【解決手段】 CPU3の制御によってセルフリフレッシュステータス5からステータスコードがコントローラ2に供給され、コントローラ2ではこのステータスコードを確認し、セルフリフレッシュモードの設定や解除を行う。したがって、例えばステータスコードが設定された後、リフレッシュ信号の供給を判断してセルフリフレッシュモードの設定を行い、又DMA転送に対応してセルフリフレッシュモードを一旦解除し、その後のリフレッシュ信号の入力に従ってセルフリフレッシュモードの再設定を行うことによってCPUを介することなく効率よくセルフリフレッシュの設定、解除を行うことができる。
請求項（抜粋）：
セルフリフレッシュのステータスを設定するステータス設定手段と、該セルフリフレッシュのステータスを判断し、セルフリフレッシュモードに設定するモード設定手段と、該モード設定手段によってセルフリフレッシュモードに設定した後、該セルフリフレッシュモードを解除する解除手段と、を有することを特徴とするSDRAMの制御装置。
IPC (2件)：
G11C 11/406
, G06F 12/00 550
G06F 12/00 550 B
, G11C 11/34 363 D
5B024AA15
, 5B024BA21
, 5B024CA07
, 5B024DA08
, 5B024DA18
, 5B060CA10
