特許
J-GLOBAL ID：200903075442733240
メモリデータ制御装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-339705
公開番号（公開出願番号）：特開平11-175405
出願日： 1997年12月10日
公開日（公表日）： 1999年07月02日
要約：
【要約】【課題】 第三者により故意に装置の筐体が壊された場合でも的確に装置内部のRAMのデータを破壊する。【解決手段】 バッテリ25の電源により格納データがバックアップされるRAM4を有する端末と、端末の筐体に設けられたドア2と、ドアの開閉に連動するメカニカルスイッチSWとを有し、ドアの開放を検知するとRAMのデータを使用不可能な状態にする場合、筐体の内部に設けられ筐体外からの光信号を入力して電気信号として出力する光センサSRと、メカニカルスイッチ及び光センサの一方の出力を検出するとクロックを出力するクロック生成部21と、そのクロックをカウントするカウンタ22と、カウンタのカウント出力に基づきRAMのバッテリバックアップ電源端子間を短絡するトランジスタ27とを設ける。
請求項（抜粋）：
内部電源により格納データがバックアップされるメモリを有する端末と、前記端末の筐体に設けられたドアと、前記ドアの開閉に連動するメカニカルスイッチとを備え、前記ドアの開放を検知すると前記メモリのデータを使用不可能な状態に制御するメモリデータ制御装置において、前記筐体の内部に設けられかつ筐体外からの光信号を入力して電気信号として出力する光センサと、前記メカニカルスイッチ及び光センサの一方の出力を検出すると前記メモリのデータを使用不可能な状態に制御する制御手段とを備えたことを特徴とするメモリデータ制御装置。
引用特許：
前のページに戻る
