特許

J-GLOBAL ID：200903075455947222

信号処理回路および表示装置

発明者： 青木 良朗
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-027128
公開番号（公開出願番号）：特開2003-228341
出願日： 2002年02月04日
公開日（公表日）： 2003年08月15日
要約：

【要約】【課題】低消費電力または回路規模を増大させることなく安定に動作させる。【解決手段】信号処理回路はデジタル映像信号を受け取るバス配線DBと、このバス配線DB上のデジタル映像信号を順次サンプリングして並列的に出力するデータレジスタ6とを備え、このデータレジスタ6はデジタル映像信号の信号電圧をそれぞれビット単位にレベル変換する複数のサンプリングラッチ10を含む。特に、各サンプリングラッチ10は複数の容量素子C1,C2、および複数の容量素子C1,C2を並列に接続してバス配線DBの対応ビット線からの信号電圧を複数の容量素子C1,C2にそれぞれ保持させるサンプル状態およびこのサンプル状態に続いて複数の容量素子C1,C2を直列に接続して電荷の再配分によりレベル加算させた信号電圧を複数の容量素子C1,C2から出力する出力状態を設定する接続制御回路SWCを含む。

請求項（抜粋）：

デジタル映像信号を受け取るバス配線と、前記バス配線上のデジタル映像信号を順次サンプリングして並列的に出力するデータレジスタとを備え、前記データレジスタはデジタル映像信号の信号電圧をそれぞれビット単位にレベル変換する複数のサンプリングラッチを含み、各サンプリングラッチは複数の容量素子、並びに前記複数の容量素子を並列に接続して前記バス配線の対応ビット線からの信号電圧を前記複数の容量素子にそれぞれ保持させるサンプル状態およびこのサンプル状態に続いて前記複数の容量素子を直列に接続して電荷の再配分によりレベル加算させた信号電圧を前記複数の容量素子から出力する出力状態を設定する接続制御回路を含むことを特徴とする信号処理回路。

IPC (5件)：

G09G 3/36 ,  G09G 3/20 621 ,  G09G 3/20 623 ,  G09G 3/20 ,  H04N 5/66 102

FI (6件)：

G09G 3/36 ,  G09G 3/20 621 L ,  G09G 3/20 623 G ,  G09G 3/20 623 L ,  G09G 3/20 623 R ,  H04N 5/66 102 Z

Fターム (32件)：

5C006AA01 ,  5C006AA16 ,  5C006AF83 ,  5C006BB16 ,  5C006BC12 ,  5C006BC20 ,  5C006BF03 ,  5C006BF04 ,  5C006BF11 ,  5C006BF27 ,  5C006BF34 ,  5C006BF37 ,  5C006BF43 ,  5C006BF46 ,  5C006EB05 ,  5C006FA41 ,  5C006FA47 ,  5C058AA08 ,  5C058BA02 ,  5C058BA26 ,  5C058BB05 ,  5C058BB06 ,  5C058BB25 ,  5C080AA10 ,  5C080BB05 ,  5C080DD22 ,  5C080DD26 ,  5C080DD28 ,  5C080EE29 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03

引用特許：

審査官引用 (3件)

• 発光素子の駆動回路
  公報種別：公開公報   出願番号：特願平7-253227   出願人：パイオニア株式会社
• 特開平2-276420
  
• デジタルアナログ変換回路およびこれを搭載した液晶表示装置
  公報種別：公開公報   出願番号：特願平11-299188   出願人：ソニー株式会社