特許
J-GLOBAL ID：200903075457106853
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-325041
公開番号（公開出願番号）：特開平6-275724
出願日： 1993年12月22日
公開日（公表日）： 1994年09月30日
要約：
【要約】【目的】 多層積層配線コンタクト部分のパターニング精度を向上させるとともに、比較的簡単な工程で、pn接合に起因する電圧降下の生じない、導電配線層間のオーミックコンタクトを実現する。【構成】 シリコン層2上に酸化膜5を介在させて形成された多結晶シリコン層106aと、シリコン層2表面および多結晶シリコン層106a表面を覆うように形成された層間絶縁層9と、この層間絶縁層9に形成されたコンタクトホール16に埋込み形成されるとともに、多結晶シリコン層106aの端部表面および多結晶シリコン層106aの端部近傍のシリコン層2の表面と直接接続されたシリコンプラグ層15とを備え、多結晶シリコン層106aとシリコンプラグ層15とは、同一導電型を有する。
請求項（抜粋）：
半導体層と、前記半導体層上に、酸化膜を介在させて形成されるとともに端部を有する多結晶シリコン層と、前記半導体層表面および前記多結晶シリコン層表面を覆うように形成された層間絶縁層と、前記多結晶シリコン層の前記端部近傍の前記半導体層の表面と、前記多結晶シリコン層の前記端部の表面とを露出するように形成されたコンタクトホールと、前記多結晶シリコン層の前記端部の表面と前記半導体層の前記表面とに直接接するように、前記コンタクトホールに埋込まれたシリコン層とを備え、前記多結晶シリコン層と前記シリコン層とは同一導電型を有する、半導体装置。
IPC (3件)：
H01L 21/90
, H01L 21/28 301
, H01L 21/3205
