特許
J-GLOBAL ID：200903075467172455
半導体素子の製造方法
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平3-041840
公開番号（公開出願番号）：特開平5-090490
出願日： 1991年03月07日
公開日（公表日）： 1993年04月09日
要約：
【要約】【目的】 本発明は、半導体素子、中でもDRAMのキャパシタ電極として、表面に凹凸を有するポリシリコン膜を形成する方法において、その制御をより簡単で確実にする方法を提供するものである。【構成】 前記の目的のために本発明では、前記キャパシタ電極を形成する際、先ず半導体基板をチャンバー内に入れ、減圧CVD法でアモルファスシリコン膜を堆積し、引き続きその基板をチャンバーから取り出すことなく、同一チャンバー内で熱処理の時間、温度を、前記アモルファスシリコン膜表面に凹凸状のポリシリコン膜が生成されるに最適の条件で行なうようにした。
請求項（抜粋）：
半導体素子のキャパシタ電極として、表面に凹凸を有するポリシリコン膜を形成する方法において、(a)先ず、半導体基板をチャンバー内に入れ、減圧CVD法で該基板上にアモルファスシリコン膜を堆積し、(b)引き続き、前記基板を前記チャンバーから取り出すことなく該チャンバー内で、前記アモルファスシリコン膜表面に凹凸形状のポリシリコン膜が生成されるよう、熱処理する工程を含むことを特徴とする半導体素子の製造方法。
IPC (2件)：
引用特許：
前のページに戻る
