特許

J-GLOBAL ID：200903075498251191

半導体記憶装置

発明者： 東出 佳子
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-347449
公開番号（公開出願番号）：特開2001-168212
出願日： 1999年12月07日
公開日（公表日）： 2001年06月22日
要約：

【要約】【課題】 2層のビット線で構成される半導体記憶装置において、第1層のビット線と第2層のビット線を接続するスルーホール等の影響により、メモリセル領域の行方向のサイズ大きくなる場合に、メモリセル領域のサイズが拡大し、メモリセルアレイ面積が大幅に拡大する。【解決手段】 スルーホールを有さないメモリセル領域の行方向のサイズを、スルーホールを有するメモリセル領域の行方向のサイズより短くする。

請求項（抜粋）：

複数のメモリセルが行方向と列方向のマトリックス状に配置されたメモリセルアレイと、前記メモリセルが形成されたメモリセル領域を通り前記メモリセルアレイの列方向に延長される第1層のビット線と、前記第1層のビット線と接続孔を介して接続される第2層のビット線とを有し、さらに前記メモリセルアレイは前記接続孔が配置されるメモリセル領域と前記接続孔が配置されないメモリセル領域から構成され、前記接続孔が配置されないメモリセル領域の行方向の長さが前記接続孔が配置されるメモリセル領域の行方向の長さよりも短いメモリセル領域を備える半導体記憶装置。

IPC (3件)：

H01L 21/8244 ,  H01L 27/11 ,  G11C 11/41

FI (2件)：

H01L 27/10 381 ,  G11C 11/34 345

Fターム (11件)：

5B015JJ31 ,  5B015KA13 ,  5B015PP03 ,  5F083BS00 ,  5F083GA09 ,  5F083KA06 ,  5F083LA02 ,  5F083LA17 ,  5F083LA18 ,  5F083MA01 ,  5F083MA16