特許

J-GLOBAL ID：200903075524180389

薄膜トランジスタ及びその製造方法

発明者： 山田 想 ,  山田 高幸
出願人/特許権者： 富士ゼロックス株式会社
代理人 (1件)： 阪本 清孝 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-082905
公開番号（公開出願番号）：特開平5-251465
出願日： 1992年03月06日
公開日（公表日）： 1993年09月28日
要約：

【要約】【目的】 薄膜トランジスタにおいて、良好なトランジスタ特性を維持しつつリーク電流の低減を図る。【構成】 多結晶シリコン層2の活性領域2aを挟んでソース領域2b及びドレイン領域2cを形成した薄膜トランジスタにおいて、前記ソース領域2b又はドレイン領域2cの少なくとも一方の領域と活性領域2aとの間に非晶質部2dを形成し、オフ状態でソース領域2b又はドレイン領域2c近傍で生成されるキャリアを即座に前記非晶質領域2d内で再結合させることによりリーク電流を低減させる。

請求項（抜粋）：

絶縁性基板上に堆積された多結晶シリコン層を活性領域とし、前記多結晶シリコン層の一部に活性領域を挟んでソース領域及びドレイン領域を形成した薄膜トランジスタにおいて、前記ソース領域又はドレイン領域の少なくとも一方の領域と活性領域との間に、非晶質部を形成したことを特徴とする薄膜トランジスタ。

IPC (3件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/265

FI (5件)：

H01L 29/78 311 P ,  H01L 21/265 B ,  H01L 21/265 Q ,  H01L 21/265 P ,  H01L 21/265 V