特許

J-GLOBAL ID：200903075541750628

CMOS入力回路装置

発明者： 和田 晃
出願人/特許権者： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-262990
公開番号（公開出願番号）：特開平9-107281
出願日： 1995年10月11日
公開日（公表日）： 1997年04月22日
要約：

【要約】【課題】 製造プロセスでのバラツキがあっても、簡単な構成で回路閾値の変動を抑制することがCMOS入力回路装置を提供することである。【解決手段】電源電圧供給用の第1電源とグランド供給用の第2電源との間に接続された第1のP-MOSFETと第1のN-MOSFETを有し、これらMOSFETの各ゲートに共通入力される入力信号を反転する反転機能を持つCMOS回路ブロックを備えたCMOS入力回路装置において、前記第1電源側に接続された前記第1のP-MOSFETのソースに第2のN-MOSFETで駆動した電源電圧を供給し、且つ前記第2電源側に接続された前記第1のN-MOSFETのソースに第2のP-MOSFETで駆動したグランドを供給する構成にしたことにある。

請求項（抜粋）：

電源電圧供給用の第1電源とグランド供給用の第2電源との間に接続された第1のPチャネルMOSFETと第1のNチャネルMOSFETを有し、これらMOSFETの各ゲートに共通入力される入力信号を反転する反転機能を持つCMOS回路ブロックを備えたCMOS入力回路装置において、前記第1電源側に接続された前記第1のPチャネルMOSFETのソースに第2のNチャネルMOSFETで駆動した電源電圧を供給する構成にしたことを特徴とするCMOS入力回路装置。

IPC (4件)：

H03K 19/0175 ,  H01L 21/8238 ,  H01L 27/092 ,  H03K 19/0948

FI (3件)：

H03K 19/00 101 K ,  H01L 27/08 321 L ,  H03K 19/094 B