特許

J-GLOBAL ID：200903075551523174

半導体装置の製造方法およびそれに用いられるトレイ

発明者： 沼崎 雅人 ,  榎本 宇佑 ,  鈴木 博通 ,  風間 均
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-079833
公開番号（公開出願番号）：特開2002-002871
出願日： 2001年03月21日
公開日（公表日）： 2002年01月09日
要約：

【要約】【課題】 半導体装置の保護性を向上して半導体チップの破壊を防止するとともに、トレイの変形を低減する。【解決手段】 複数のポケット1aを連結するトレイ本体部1dと、ポケット1aにおいてCSP2を収納した際にこのCSP2との接触箇所であるポケット1aの底部1cに設けられ、かつトレイ本体部1dより硬度の低い柔らかい材料によって形成された緩衝部1gとからなり、トレイ落下時などのCSP2への衝撃力を緩和してCSP2の破壊や破損を防止する。

請求項（抜粋）：

表裏両面に複数の収納部を備えた積層形のトレイの前記収納部に半導体装置を収納して前記半導体装置の保管、搬送または検査などの所望の処理を行う半導体装置の製造方法であって、複数の前記収納部を連結するトレイ本体部と、前記収納部の前記半導体装置との接触箇所に設けられかつ前記トレイ本体部より柔らかい材料によって形成された緩衝部とを有する複数の前記トレイを準備する工程と、前記トレイの前記収納部に前記半導体装置を配置して前記緩衝部によって前記半導体装置を支持する工程と、前記トレイとこれに積層可能な他のトレイとを積層して、前記トレイの前記収納部において前記半導体装置の表裏両面側に前記トレイおよび前記他のトレイの前記緩衝部を配置して前記半導体装置を収納する工程とを有することを特徴とする半導体装置の製造方法。

IPC (6件)：

B65D 85/86 ,  B65D 21/02 ,  B65G 1/00 537 ,  B65G 57/00 ,  H01L 21/68 ,  H01L 23/12 501

FI (6件)：

B65G 1/00 537 Z ,  B65G 57/00 A ,  H01L 21/68 U ,  H01L 23/12 501 Z ,  B65D 85/38 J ,  B65D 21/02 A