特許
J-GLOBAL ID：200903075557555671
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平4-205919
公開番号（公開出願番号）：特開平6-028847
出願日： 1992年07月09日
公開日（公表日）： 1994年02月04日
要約：
【要約】【目的】 擬似スタティック型RAM等のデータリテンションモードにおける消費電流を削減する。【構成】 データリテンションモードを有する擬似スタティック型RAM等に、所定の基板電圧VBBを形成しP型半導体基板PSUBに供給する基板電圧発生回路VBBGと、所定のウェル電圧VWBを形成しN型ウェル領域NWELLに供給するウェル電圧発生回路VWBGとを設け、データリテンションモードが指定されるとき、上記基板電圧VBB及びウェル電圧VWBの絶対値を選択的に大きくする。これにより、MOSFETのしきい値電圧を選択的に大きくし、そのサブスレッシホルド電流を小さくして、擬似スタティック型RAM等のデータリテンションモードにおける消費電流を削減する。
請求項（抜粋）：
所定の基板電圧を形成し半導体基板に供給する基板電圧発生回路及び/又は所定のウェル電圧を形成しウェル領域に供給するウェル電圧発生回路を具備し、データリテンションモードにおいて上記基板電圧及び/又はウェル電圧の電位が選択的に深くされることを特徴とする半導体装置。
IPC (3件)：
G11C 11/403
, H01L 27/04
, H01L 27/10 371
