特許

J-GLOBAL ID：200903075585580290

半導体メモリ装置

発明者： 平野 博茂 ,  角 辰己 ,  森脇 信行 ,  中根 譲治
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-295124
公開番号（公開出願番号）：特開平6-223583
出願日： 1993年11月25日
公開日（公表日）： 1994年08月12日
要約：

【要約】【目的】 強誘電体を用いた半導体メモリ装置において、ダミーメモリセルキャパシタの初期化を確実に行い、また、消費電力の集中がなく、また、高速読み出し動作を可能とする。【構成】 ビット線BL0と/BL0がセンスアンプSA0に、第1のMOSトランジスタQnのゲートが第1のワード線WL0に、第1の強誘電体キャパシタCs1の第1の電極が第1のQnのソースに、第1のQnのドレインがBL0に、Cs1の第2の電極が第1のプレート電極CP0に、第2のMOSトランジスタQnのゲートが第2のワード線DWL0に、第2の強誘電体キャパシタCd2の第1の電極が第2のQnのソースに、第2のQnのドレインが/BL0に、Cd1の第2の電極が第2のプレート電極DCP0に接続され、第2のQnをオフした後に、DCP0の論理電圧を反転させる。

請求項（抜粋）：

増幅器に第1のビット線と前記第1のビット線と対になった第2のビット線が接続され、第1のMOSトランジスタのゲートが第1のワード線に接続され、第1の強誘電体キャパシタの第1の電極が前記第1のMOSトランジスタのソースに接続され、前記第1のビット線に第1のMOSトランジスタのドレインが接続され、前記第1の強誘電体キャパシタの第2の電極が第1のプレート電極に接続され、第2のMOSトランジスタのゲートが第2のワード線に接続され、第2の強誘電体キャパシタの第1の電極が前記第2のMOSトランジスタのソースに接続され、前記第2のMOSトランジスタのドレインが前記第2のビット線に接続され、前記第2の強誘電体キャパシタの第2の電極が第2のプレート電極に接続されており、前記第2のMOSトランジスタをオフした後に、前記第2のプレート電極の論理電圧を反転することを特徴とする半導体メモリ装置。

引用特許：

審査官引用 (2件)

• 特開平4-295690
  
• 特開平3-283079