特許

J-GLOBAL ID：200903075589740187

サイリスタを備える半導体集積回路

発明者： 鞠山 満
出願人/特許権者： シャープ株式会社
代理人 (1件)： 西教 圭一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平8-183701
公開番号（公開出願番号）：特開平9-139521
出願日： 1996年07月12日
公開日（公表日）： 1997年05月27日
要約：

【要約】【課題】 サイリスタのゲート駆動回路におけるdV/dt耐量を向上させる。【解決手段】 サイリスタ60の制御電極をトリガするためのホトトランジスタ48のベースに、dV/dtクランプ回路70を接続し、誤動作防止を図る。dV/dtクランプ回路70内のMOS FET71のゲートには、高耐圧コンデンサ72を介してサイリスタ60の制御電極電圧が印加される。MOS FET71のゲート電極電圧は、ツェナーダイオード73および抵抗74のツェナー電圧および抵抗値を調整することによって、持続してしきい値以上に保つことができる。大きなdV/dtによって、MOS FET71が高速に動作してドレイン・ソース間が導通するので、ホトトランジスタ48はサイリスタ60をトリガすることがなく、誤動作を防止することができる。

請求項（抜粋）：

サイリスタとそのゲート駆動回路とを、同一半導体チップ上に集積したサイリスタを備える半導体集積回路において、ゲート駆動回路の入力端子間に、ドレイン電極およびソース電極が接続されるMOS FETと、一端がサイリスタのゲート端子に、他端がMOS FETのゲート電極に、それぞれ接続されるコンデンサと、MOS FETのゲート電極とソース電極との間に接続される定電圧素子と、MOS FETのゲート電極とソース電極との間で、定電圧素子と直列に接続される抵抗とを含むdV/dtクランプ回路を有することを特徴とするサイリスタを備える半導体集積回路。

IPC (7件)：

H01L 31/111 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/06 ,  H01L 29/74 ,  H03K 17/725 ,  H03K 17/78

FI (9件)：

H01L 31/10 F ,  H03K 17/725 E ,  H03K 17/78 F ,  H01L 27/04 F ,  H01L 27/06 101 P ,  H01L 29/74 K ,  H01L 29/74 E ,  H01L 29/74 F ,  H01L 29/74 G